CMOS Logik, W/L bestimmen < Elektrotechnik < Ingenieurwiss. < Vorhilfe
|
| Status: |
(Frage) überfällig  | | Datum: | 16:09 Mo 16.02.2009 | | Autor: | SLik1 |
| Aufgabe | Gegebene Logikschaltung mit NMOS-Block:
nicht-Y = F+(C+E)(G+A(B+D)) |
Hi,
ich muss in einer Aufgabe die Logische Funktion einer Schaltung sowie die W/L verhältnisse der einzelnen Transistoren bestimmen.
Jedoch finde ich nichts, wie man das W/L Verhältnis bestimmt..
Zunächst wird in der Lösung der Weg des Worst Case angenommen:
Also W/L von A-E berechnet..
Gegeben ist: Aspektverhältnis 2/1, µn=2,5*µp
3*2*(2/1)=(12/1)
Ich finde nirgendwo eine genaue Erklärung, was ich mir sebst zusammengereimt habe ist folgendes:
Faktor 3 ist die Anzahl der im Pfad vorkommenden Transistoren
Faktor 2 ???
(2/1) ist das Aspektverhältnis
Dann W/L von F, der BestCase-Pfad
2*(2/1) = (4/1)
Faktor 1, 1 Transistor am pfad - passt wieder
Faktor 2, selber faktor wie oben - nur wieso?
Faktor (2/1) wieder das Aspektverhältnis
Dann W/L von G, der letzte übrig gebliebene Pfad
1/(1/4 - 1/12) = (6/1)
Nunja, irgendeine verknüpfung der beiden ersten ergebnisse, finde keinen Zusammenhang.
Vielen Dank für jede Hilfe!
Grüße
|
|
| |
|
| Status: |
(Mitteilung) Reaktion unnötig  | | Datum: | 16:20 Fr 20.02.2009 | | Autor: | matux |
$MATUXTEXT(ueberfaellige_frage)
|
|
|
| |
|
| Status: |
(Mitteilung) Reaktion unnötig | | Datum: | 11:36 Sa 21.02.2009 | | Autor: | SLik1 |
Frage hat sich selbst beantwortet.
Der letzte Parameter ist eine Vergleichskonstante zu einem symmetrischen Inverter.
|
|
|
|
